## ANALOG NEURAL NETWORK LEARNING CIRCUIT

Publication number: JP8153148

**Publication date:** 

1996-06-11

Inventor:

AIZAWA SHIGEKI; NOGUCHI KAZUHIRO

**Applicant:** 

NIPPON TELEGRAPH & TELEPHONE

Classification:

- international:

G06G7/60; G06F15/18; G06N3/08; G11C11/54; G11C11/54; G06G7/00; G06F15/18; G06N3/00; G11C11/54; G11C11/54; (IPC1-7): G06G7/60;

G06F15/18; G11C11/54


- European:

Application number: JP19940295430 19941129 Priority number(s): JP19940295430 19941129

Report a data error here

### Abstract of JP8153148

PURPOSE: To reduce the influence of an offset by calculating variation of an energy function by using the difference between the error signal when all pulses are absent, and the error signal when one pulse is present. CONSTITUTION: An error square generating circuit 44 outputs the sum of squares of the difference of a tutor signal generating circuit 43 corresponding to the output of a neural network element 41. Further, a timing generating circuit 47 controls the input pattern switching of an input signal generating circuit 42 or the timing of a weight and threshold control circuit 45. In this case, plural pulse signals having only one pulse at the same time are superposed on the weight or threshold output value and the resulting error signal is latched in synchronism with the time when one pulse signal is generated to find the difference from the error signal when all the pulse signals are not generated, thereby directly finding the variation of the energy function accompanying variation in the corresponding weight or threshold value.



Data supplied from the esp@cenet database - Worldwide

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平8-153148

开尔中二姓武

(43)公開日 平成8年(1996)6月11日


(51) Int.Cl. <sup>6</sup>	識別記号	宁内整理番号	FΙ	技術表示箇所				箇所
G06G 7/60								
G06F 15/18	520 Q 8	3837-5L						
G11C 11/54								
			<b>☆</b> ★熱+	+ # + # + + + + + + + + + + + + + + + +	頂の粉り	0.1	(A 14	ਲ'\
			番宜萌水	未請求 請求	頃の致る	OL	(王 14	貝)
(21)出願番号	特願平6-295430		(71)出願人	000004226				
()				日本電信電話	株式会社			
(22)出願日	平成6年(1994)11月29日			東京都新宿区	西新宿三门	「目19番	\$2号	
			(72)発明者	相澤 茂樹				
				東京都千代田	区内幸町 1	丁目1	番6号	日
•				本電信電話株式会社内				
	(72)発		(72)発明者	野口 一博				
				東京都千代田	区内幸町)	丁目1	番6号	日
				本電信電話株	式会社内			
			(74)代理人	弁理士 吉田	精孝			

## (54) 【発明の名称】 アナログニューラルネットワーク学習回路

### (57)【要約】

【目的】 積分回路を用いずオフセットの影響を受けに くいアナログニューラルネットワーク学習回路を提供す る。

【構成】 同一時刻には、高々1つのパルスだけが発生している複数のパルス信号を重みあるいは閾値出力値に重畳し、得られた誤差信号を上記のパルス信号の1つが発する時間に同期して、誤差信号をラッチし、全てのパルス信号が発生していない場合の誤差信号との差分を求めることにより、このパルス信号に対応した重みあるいは閾値の変化に伴うエネルギー関数の変化分を直接求める。パルス信号を1周期出力する期間、入力信号、及びこれに対する教師信号を保持することによって、入力信号に対するエネルギー関数の変化分が求められる。さらに、全ての入力信号に対して、対応するエネルギー関数の変化分を求め、その結果に基づいて対応する重みあるいは閾値を修正する。



- 4| アナログニューラルネットワーク案子
- 42 入力信号発生回路
- 43 教師信号発生回路
- 44 锅瓷 2 乘和発生回路
- 45 重み・閾値制御回路
- 46 クロック発生回路
- 47 タイミング発生回路

### 【特許請求の範囲】

【請求項1】 複数のニューラルネットワーク入力ポー ト、少なくとも1つのニューラルネットワーク出力ポー ト、入力される信号に対して重み付け加算や非線形処理 を行なう複数の処理エレメント、該処理エレメントを相 互に接続する複数の結線エレメントと、該ニューラルネ ットワークにおいて学習すべき入力信号を発生させる入 力信号発生手段と、該入力信号に対応した教師信号を発 生させる教師信号発生手段と、該ニューラルネットワー 教師信号を比較して誤差信号を発生する差信号発生手段 とを含むニューラルネットワークに接続される学習回路 において、

クロック信号に同期した複数のパルス信号であり、かつ 同一時刻には該複数のパルス信号の中から1つのパルス 信号のみを出力するパルス信号発生手段と、

該誤差信号発生手段の出力を該パルス発生手段により出 力された該パルス信号に同期して、該誤差信号発生手段 の出力を保持する保持手段と、

該保持手段の出力信号に応じて該ニューラルネットワー 20 とすると、各直交符号パターンが、 クの重みあるいは閾値入力を変更するパラメータ制御手 段と、

該ニューラルネットワークへの入力信号および教師信号 は少なくとも該複数のパルス信号のすべてを出力するの に要する時間の間はそれぞれの値を保持し、該複数のパ\* \*ルス信号の出力の開始と該ニューラルネットワークへの 入力信号の切り替えとを同期させる同期手段とを含むこ とを特徴とするアナログニューラルネットワーク学習回

【請求項2】 複数のニューラルネットワーク入力ポー ト、少なくとも1つのニューラルネットワーク出力ポー ト、入力される信号に対して重み付け加算や非線形処理 を行なう複数の処理エレメント、該処理エレメントを相 互に接続する複数の結線エレメントと、該ニューラルネ クの学習時にニューラルネットワークの出力信号と、該 10 ットワークにおいて学習信号を発生する教師信号発生手 段と、該入力信号に対応した教師信号を発生する教師信 号発生手段と、該ニューラルネットワークの出力信号と 該教師信号とを比較して誤差信号を発生する誤差信号発 生手段とを含むニューラルネットワークに接続される学 習回路において、

> n個の直交符号パターンをそれぞれP1, P2, …, P n とし、該直交符号パターンの配列が、

> $Pi = \{Pi1, Pi2, \dots, Pim\}$  $(Pik=\pm 1, 1 \leq$  $k \leq m$

 $\Sigma$  Pik=0 (1 ≤i ≤n )

かつ

 $(1 \le i \le n, 1 \le j \le n), i \ne j$  $\Sigma$  PjkPik=0

かつ

 $\Sigma$  PikPik=m

を満足する直交符号パターンを発生する直交符号パター ン発生手段と、

該誤差信号発生手段の出力信号をクロック信号に同期し て保持する信号保持手段と、

直交符号パターンを重畳していないときの該信号保持手 段の出力と該直交符号パターン発生手段の直交符号パタ ーンが重畳されている場合の誤差信号発生手段の出力と の差分を検出する差分検出手段と、

該信号保持手段の出力信号に該直交符号パターンを乗算 した結果を加算する加算手段と、

該加算手段の出力に応じて該ニューラルネットワークの 重みあるいは閾値入力を変更するパラメータ制御手段 と、

該ニューラルネットワークへの入力信号及び該教師信号 は該直交符号パターンの少なくとも1周期の間それぞれ の値を保存し、該直交符号パターンの1周期の開始と該 ニューラルネットワークの切り替えと同期させる同期手 段とを含むことを特徴とするアナログニューラルネット 50

ワーク学習回路。

30 【請求項3】 複数のニューラルネットワーク入力ポー ト、少なくとも1つのニューラルネットワーク出力ポー ト、入力される信号に対して重み付け加算や非線形処理 を行なう複数の処理エレメント、該処理エレメントを相 互に接続する複数の結線エレメントと、該ニューラルネ ットワークにおいて教師信号を発生する教師信号発生手 段と、該入力信号に対応した教師信号を発生する教師信 号発生手段と、該ニューラルネットワークの出力信号と 該教師信号とを比較して誤差信号を発生する誤差信号発 生手段とを含むニューラルネットワークに接続される学 習回路においてn個の直交符号パターンをそれぞれP1 , P2, …, Pn とし、該直交符号パターンの配列 が、

Pii={Pi1, Pi2, ..., Ppim }  $(Pik = \pm 1, 1)$ ≤k ≤m )とすると、各直交符号パターンが、

> $\Sigma$  Pik=0  $(1 \le i \le n)$

かつ

 $(1 \le i \le n, 1 \le j \le n), j \ne j$  $\Sigma$  PjkPjk=0

かつ

# $\Sigma$ PikPik=m

を満足する直交符号パターンを発生する直交符号パター ン発生手段と、

該誤差信号発生手段の出力信号をクロック信号に同期し 10 て保持する信号保持手段と、

該信号保持手段の出力信号に該直交符号パターンを乗算 した結果を加算する加算手段と、

該加算手段の出力に応じて該ニューラルネットワークの 重みあるいは閾値入力を変更するパラメータ制御手段

該ニューラルネットワークへの入力信号及び該教師信号 は該直交符号パターンの少なくとも1周期の間それぞれ の値を保存し、該直交符号パターンの1周期の開始と該 ニューラルネットワークの切り替えと同期させる同期手 20 段とを含むことを特徴とするアナログニューラルネット ワーク学習回路。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アナログニューラルネ ットワークの学習回路に関するものである。

[0002]

【従来の技術】従来、入力信号に加減算、非線形処理を 施すような処理エレメントを多数用いて構成され、パタ ーン認識、推論、最適化問題等の人間の知能活動に類似 30 した機能を持ったニューラルネットワークにおいては、 所望の入出力特性を得るために、入出力条件に応じて内 部パラメータを修正する学習過程が必要である。しかし ながら、ニューラルネットワークの学習はディジタル回 路やソフトウェアを利用したシミュレータあるいはエミ ュレータの上で実現されたものであり、アナログ回路で 実現されたニューラルネットワーク回路に対する学習法 の確立が望まれている。

【0003】図9は3層ニューラルネットワークの構成 を示す。図9の(a) は3層パーセプトロンを示し、同図 40 の(b) はニューロン素子の構成を示す。同図(a)に示す ニューラルネットワークは、信号入力端子1-1~1-4、入力層2、中間層3、出力層4、信号出力端子5-1~5-4、及びニューロン素子6より構成される。同 図(b) に示されるニューロン素子は積和演算部 ∑と関数 出力部 f に大別される。積和演算部 2 では、複数の入力 I 1~Inのそれぞれに異なった重みW1~Wnを乗算 し、乗算した値を加算した値に、上記の入力によって変 動しない関数  $\theta$  をさらに加算した値を出力する。関数出 力部 f は上記積和演算部 $\Sigma$ の出力に関数処理を施し、そ 50 で、エネルギー関数の変化量 $\partial$  E /  $\partial$  W の値を直接測定

の結果を出力する。ニューロン素子の出力〇は、

 $O = f (\Sigma I i W i + \theta)$ 

と表せる。ここで、関数 f は、一般に単調な関数であ り、入力に対して非線形な特性を持つ。通常はシグモイ ド関数と呼ばれる以下の形の関数Sが用いられる。

 $S(x) = 1 / \{1 + e \times p (-x/a)\}$ 

ここで、aは関数の傾きの急峻さを決めるパラメータで ある。 図 9 (b) のニューロン素子を同図(a) のように層 状に配置し、各層間のニューロン素子同士を結合するこ とによって、多層ニューラルネットワークが構成され る。このニューラルネットワークはある入力に対する望 ましい出力と実際の出力との差分(誤差)から各ニュー ロン素子の重みおよび閾値を修正し、種々の入力に対し て、それに対応した望ましい出力を常に得られるように することができる。

【0004】図10はアナログニューラルネットワーク 素子の構成例を示す。同図に示すニューラルネットワー ク素子は素子への入力信号の入力端子11、素子への重 みを入力する入力端子12、出力信号を出力する出力端 子13、入力信号と重みに比例した出力を発生する乗算 回路14、閾値に相当する出力を付加する閾値回路1 5、乗算回路14及び閾値回路15の出力を加算した結 果を出力する加算回路16、加算回路16の出力に対す る非線形関数を出力端子に出力する非線形関数発生回路 17から構成される。各乗算回路14および閾値回路1 5の出力電流は加算回路16を介して加算され、非線形 関数発生回路17によって処理され、出力される。

【0005】上記のような多層ニューラルネットワーク の学習は、以下の式に基づいて実行するのが一般的であ る。

[0006]  $\Delta W i = -\eta \cdot \partial E / \partial W i$  $E = 1/2 \sum_{i=1}^{n} (O_i - T_i)^2$ 

ここで、 $\Delta W i$ は重みあるいは閾値W iの修正量、 $\eta$ は 系の学習の学習速度を表す学習係数、Eはエネルギー関 数である。また、〇i、Tiはそれぞれ、出力信号およ び教師信号である。

【0007】上記多層ニューラルネットワークの学習動 作をコンピュータシミュレーションする場合には、一般 に各ニューロン素子の入出力特性がシグモイド関数であ ると仮定して、上式から重みあるいは閾値をそのまま図 10に示すようにアナログニューラルネットワーク素子 に与えても、素子の乗算回路、閾値回路、及び非線形関 数発生回路の特性には、オフセット等のばらつきが存在 するため、素子がシミュレーション通りに動作するとは 限らない。従って、こうしたばらつきのある素子に対し ても正しい学習動作を行なわせるためには、何らの方法

し、これに基づいて重みあるいは閾値の修正を行なう学 習法が必要となる。

【0008】∂E/∂Wを直接測定する学習法として、 多周波振動法が提案されている。従来のアナログニュー ラルネットワークの学習法を図11に示す。これは、T. Matsumoto, and M. Koga, "Novel learning method for a nalog neuralnetwoks," Electron. Lett., vol. 26, pp. 11 36-1137, 1990に開示されている。図11の(a) は多周波 数振動法に基づくニューラルネットワーク学習回路の概 略を示す。同図において、ニューラルネットワーク学習 10 回路は、アナログニューラルネットワーク素子21、ニ ューラルネットワーク素子21への入力信号発生回路2 2、入力信号発生回路の信号に対応する教師信号発生回 路23、ニューラルネットワーク素子21の各出力と対 応する教師信号発生回路23の各出力との差分の2乗和 (2乗誤差)を出力する誤差2乗和発生回路24、重み ・閾値制御回路25、単一周波数の正弦波を出力する発 振回路26、2つの入力の積を出力する乗算回路27、 入力信号の低周波成分のみを出力する低減フィルタ回路 28、入力信号の正負を逆転させて出力するインバータ 29、入力信号を時間領域で積分した値を出力する積分 回路30、2つの入力の和を計算する加算回路31によ り構成される。

【0009】 ここで、各重み・閾値制御回路25はそれ ぞれ、ニューラルネットワーク素子21の対応する重 み、あるいは閾値入力に接続されている。また、各重 み、閾値制御回路25に接続された発振回路26は全て 互いに異なった周波数で発振するものとする。また、各 重み・閾値制御回路25中の低減フィルタ回路28の遮 断周波数は、発振回路26の隣接周波数間隔に比べて十 30 分に低く設定されるものとする。このとき、各重み・閾 値制御回路25の中の1つの発振回路(振幅b、周波数 g)を動作させると、ニューラルネットワーク素子中の 対応する重みあるいは閾値に振幅b、周波数gの振動成 分が重畳される。この振動成分はニューラルネットワー ク素子21の各出力端に伝搬し、最終的に誤差2乗和発 生回路の出力は回路の機能から明らかなように、ニュー ラルネットワーク素子のエネルギー関数に比例する。従 って、上記の振幅 b が微小であれば、誤差 2 乗和発生回 路24の周波数gの成分の振幅b´とbとの比は、重み 40 あるいは閾値の微小な変化によって生ずるエネルギー関 数の変化分の絶対値、すなわち│∂E╱∂W│を直接表 すことになる。また、重畳信号がニューラルネットワー ク素子21及び誤差2乗和発生回路24を伝搬する際の 位相遅れを無視すれば、発振回路26の出力と誤差2乗 和発生回路24の周波数gの成分の出力とが同相であれ  $ば、<math>\partial E / \partial W$ の値は正であり、逆層であれば負であ る。

【0010】周波数gの成分が重畳された誤差2乗和発

され、乗算回路27で発振回路26の正弦波と乗算さ れ、低域フィルタ回路28を通過することにより、周波 数gを発生した発振回路26を持つ重み・閾値制御回路 25にのみ、 $\partial E / \partial W$ に比例した出力が現れ、他の制 御回路には現れない。この出力をインバータ29を介し て積分回路30に入力することによって、積分回路30 の出力は単位時間当たり、∂E/∂Wに比例した修正を 受けることになり、 $\partial E / \partial W$ を直接測定する学習が実 現する。各制御回路は、それぞれの持つ発振器の全てが 同時に動作した場合でも、個々に自分自信の発振器の周 波数成分のみを検知して独立に動作する。従って、こう した場合でも各制御回路が持つ学習機能はそのまま保た れる。この時、ニューラルネットワーク素子中のすべて の重み・閾値が同時に修正されるため、髙速な学習が達 成される。

### [0011]

【発明が解決しようとする課題】前述した従来の学習法 では、学習回路を構成する積分回路のオフセットが重み あるいは閾値の修正に影響するため、オフセットが大き い場合には学習が進まなくなるといった問題があった。

【0012】本発明の目的は、積分回路を用いずオフセ ットの影響を受けにくいアナログニューラルネットワー ク学習回路を提供することにある。

### [0013]

【課題を解決するための手段】本発明は前記課題を解決 するために、請求項1では、複数のニューラルネットワ ーク入力ポート、少なくとも1つのニューラルネットワ ーク出力ポート、入力される信号に対して重み付け加算 や非線形処理を行なう複数の処理エレメント、該処理エ レメントを相互に接続する複数の結線エレメントと、該 ニューラルネットワークにおいて学習すべき入力信号を 発生させる入力信号発生手段と、該入力信号に対応した 教師信号を発生させる教師信号発生手段と、該ニューラ ルネットワークの学習時にニューラルネットワークの出 力信号と、該教師信号を比較して誤差信号を発生する差 信号発生手段とを含むニューラルネットワークに接続さ れる学習回路において、クロック信号に同期した複数の パルス信号であり、かつ同一時刻には該複数のパルス信 号の中から1つのパルス信号のみを出力するパルス信号 発生手段と、該誤差信号発生手段の出力を該パルス発生 手段により出力された該パルス信号に同期して、該誤差 信号発生手段の出力を保持する保持手段と、該保持手段 の出力信号に応じて該ニューラルネットワークの重みあ るいは閾値入力を変更するパラメータ制御手段と、該ニ ューラルネットワークへの入力信号および教師信号は少 なくとも該複数のパルス信号のすべてを出力するのに要 する時間の間はそれぞれの値を保持し、該複数のパルス 信号の出力の開始と該ニューラルネットワークへの入力 信号の切り替えとを同期させる同期手段とを含むアナロ 生回路 24 の出力は、各重み・閾値制御回路 25 に分配 50 グニューラルネットワーク学習回路を提供する。また請

求項2では、複数のニューラルネットワーク入力ポー ト、少なくとも1つのニューラルネットワーク出力ポー ト、入力される信号に対して重み付け加算や非線形処理 を行なう複数の処理エレメント、該処理エレメントを相 互に接続する複数の結線エレメントと、該ニューラルネ ットワークにおいて学習信号を発生する教師信号発生手 段と、該入力信号に対応した教師信号を発生する教師信 号発生手段と、該ニューラルネットワークの出力信号と 該教師信号とを比較して誤差信号を発生する誤差信号発 生手段とを含むニューラルネットワークに接続される学\*10

\*習回路において、n個の直交符号パターンをそれぞれP 1, P2, …, Pn とし、該直交符号パターンの配列 が、  $Pi = \{Pi1, Pi2, \dots, Pim\}$ (Pik=  $\pm 1.1 \leq k \leq m$ 

とすると、各直交符号パターンが、

 $\Sigma$  Pik=0  $(1 \le i \le n)$ 

かつ

Σ PjkPik=0  $(1 \le i \le n, 1 \le j \le n), i \ne j$ 

かつ

Σ PikPik=m

を満足する直交符号パターンを発生する直交符号パター ン発生手段と、該誤差信号発生手段の出力信号をクロッ ターンを重畳していないときの該信号保持手段の出力と 該直交符号パターン発生手段の直交符号パターンが重畳 されている場合の誤差信号発生手段との差分を検出する 差分検出手段と、該信号保持手段の出力信号に該直交符 号パターンを乗算した結果を加算する加算手段と、該加 算手段の出力に応じて該ニューラルネットワークの重み あるいは閾値入力を変更するパラメータ制御手段と、該 ニューラルネットワークへの入力信号及び該教師信号は 該直交符号パターンの少なくとも 1 周期の間それぞれの 値を保存し、該直交符号パターンの1周期の開始と該ニ 30 ューラルネットワークの切り替えと同期させる同期手段 とを含むアナログニューラルネットワーク学習回路を提 供する。

【0014】また請求項3では、複数のニューラルネッ※

※トワーク入力ポート、少なくとも1つのニューラルネッ トワーク出力ポート、入力される信号に対して重み付け 加算や非線形処理を行なう複数の処理エレメント、該処 理エレメントを相互に接続する複数の結線エレメント と、該ニューラルネットワークにおいて教師信号を発生 する教師信号発生手段と、該入力信号に対応した教師信 ク信号に同期して保持する信号保持手段と、直交符号パ 20 号を発生する教師信号発生手段と、該ニューラルネット ワークの出力信号と該教師信号とを比較して誤差信号を 発生する誤差信号発生手段とを含むニューラルネットワ ークに接続される学習回路において、n個の直交符号パ ターンをそれぞれP1 , P2 , …, Pn とし、該直交符 号パターンの配列が、

> Pii={Pi1, Pi2, ..., Ppim }  $(Pik = \pm 1, 1)$ ≤k ≤m)とすると、各直交パターンが、

> > Σ Pik=0  $(1 \le i \le n)$ k - 1

かつ

Σ  $P_{jk}P_{jk}=0$   $(1 \le i \le n, 1 \le j \le n), j \ne j$ 

かつ

 $\Sigma$  PikPik=m

を満足する直交符号パターンを発生する直交符号パター ン発生手段と、該誤差信号発生手段の出力信号をクロッ ク信号に同期して保持する信号保持手段と、該信号保持 手段の出力信号に該直交符号パターンを乗算した結果を 加算する加算手段と、該加算手段の出力に応じて該ニュ ーラルネットワークの重みあるいは閾値入力を変更する パラメータ制御手段と、該ニューラルネットワークへの 入力信号及び該教師信号は該直交符号パターンの少なく

ーンの1周期の開始と該ニューラルネットワークの切り 替えと同期させる同期手段とを含む。

40 [0015]

【作用】本発明によれば、同一時刻には、高々1つのパ ルスだけが発生している複数のパルス信号を重みあるい は閾値出力値に重畳し、得られた誤差信号を上記のパル ス信号の1つが発する時間に同期して、誤差信号をラッ チし、全てのパルス信号が発生していない場合の誤差信 号との差分を求めることにより、このパルス信号に対応 した重みあるいは閾値の変化に伴うエネルギー関数の変 化分 $\partial E / \partial W$ を直接求める。パルス信号を1周期出力 する期間、入力信号及びこれに対する教師信号を保持す とも1周期の間それぞれの値を保存し、該直交符号パタ 50 ることによって、入力信号に対するエネルギー関数の変

化分 $\partial E / \partial W$ が求められる。さらに、全ての入力信号 に対して、対応するエネルギー関数の変化分を求め、そ の結果に基づいて対応する重みあるいは閾値を修正する ことにより、全ての入力信号に対して学習動作を行なう ことができる。

【0016】また、本発明は、所定の条件を充足する直 交符号パターンを対応する重みあるいは閾値出力信号に 重畳し、得られた誤差信号と符号パターンを重畳してい ない誤差信号との差分信号を検出し、その差分信号と直 交符号パターンの1つとを乗算して、それをパターン毎 10 に加算することにより、入力信号についてのエネルギー 関数の変化分  $\partial$  E /  $\partial$  Wを直接求める。さらに全ての入 カ信号に対して対応するエネルギー関数の変化分を求 め、その結果に基づいて対応する重みあるいは閾値出力 を修正することにより、すべての信号について学習動作 を行なうことができる。

【0017】また、本発明は、所定の条件を充足する直 交符号パターンを対応する重みあるいは閾値出力信号に 重畳し、得られた誤差信号と直交符号パターンの1つを 乗算して、それをパターン毎に加算することにより、入 20 カ信号についてエネルギー関数の変化分 $\partial E / \partial W$ を直 接求める。さらに全ての入力信号に対して対応するエネ ルギー関数の変化分を求め、その結果に基づいて対応す る重みあるいは閾値出力を修正することにより、すべて の信号について学習動作を行うことができる。

### [0018]

【実施例】図1は本発明の第1の実施例を示すもので、 図1において、41はアナログニューラルネットワーク 素子、42はアナログニューラルネットワーク素子41 への入力信号発生回路、43は入力信号発生回路42に 30 対応する教師信号の発生回路である。また、44は誤差 2乗発生回路であり、ニューラルネットワーク素子41 の出力と対応する教師信号発生回路43の差分の2乗和 を出力する。また、45は重み・閾値制御回路であり、 図2に詳細に示す。46はクロック発生回路であり、系 全体の同期のためのクロック信号を出力する。47は夕 イミング発生回路であり、入力信号発生回路42の入力 パターン切り替えあるいは重み・閾値制御回路45のタ イミングを制御する機能を持つ。

【0019】図2は、重み・閾値制御回路45の構成を 40 示す図である。141はパルス発生回路であり、クロッ ク信号、あるいはタイミング信号に同期したパルス信号 を出力する。142-1、142-2はラッチ回路であ り、タイミング信号に同期して、入力信号の状態を保持 する機能を持つ。143-1、143-2はスイッチで あり、タイミング信号がONの時にスイッチをONにし て、入力信号をそのまま出力する。144は+側の入力 信号と一側の入力信号の減算を行う引き算回路である。 145はラッチ回路であり、タイミング信号に同期し て、入力信号の状態を保持する機能を持つ。146はス50のパルスは1番目の重み・閾値制御回路45中のラッチ

10

イッチであり、タイミング信号がONの時にスイッチ1 46をONにして、入力信号をそのまま出力する。14 7 はラッチ回路であり、タイミング信号に同期して入力 信号を取り込みこれを保持する機能を有する。148は 加算回路であり、2つの入力信号を加算する。149は 減衰器であり、パルス発生回路141の出力を減衰させ る。150は加算回路であり、2つの入力の和を計算す る。

【0020】図3に本実施例における各信号のタイミン グの一例を示す。同図において I N-1~IN-3は入 力信号発生回路42から供給される入力信号、OUT-1はニューラルネットワーク素子41の出力信号、TE ACH-1は教師信号発生回路43の出力信号、E2は 誤差2乗和発生回路44の出力を示す。また、同期信号 SYNはタイミング発生回路47から出力される1つの 入力パターンに対する学習動作の開始を示すタイミング 信号、P-1~Pnは各重み・閾値制御回路45中のパ ルス発生回路141からの出力信号を示し、W-1~W -nは加算回路147の出力である。

【0021】また、図の上方の数字1~8は、それぞれ 1つの入力パターンが保持される期間を示し、その境界 の破線部分で入力パターンが切り替えられる。各パルス 発生回路141はSYN信号の次のクロック周期からク ロック発生回路46によって供給されるクロック信号 (CLK) に同期して、1番目のパルス発生回路141 は最初のクロック周期、2番目のパルス発生回路141 は2番目のクロック周期というように1つのクロック毎 に1つのパルス発生回路141がパルス信号を出力す る。入力信号発生回路42および教師信号発生回路43 は全てのパルス発生回路141がパルス信号を出力して いる間、同一の入力パターンおよびこれに対応する教師 パターンを保持している。このため、タイミング発生回 路47は、最後のパルス発生回路のパルス信号が出力さ れた後、LTCH-E信号を送出して、各重み・閾値制 御回路45中のスイッチ146をONにして、加算回路 148に重み・閾値修正信号を入力して、重みあるいは 閾値を更新するとともに、入力信号発生回路42に入力 パターン切り替え信号を送出し、入力パターンを切り替 える。その後、タイミング発生回路47が各重み・閾値 制御回路45に再びSYN信号を送出することにより、 各重み・閾値制御回路45は、次の新たな入力パターン に対する動作を開始する。

【0022】タイミング発生回路47の同期信号(SY N)は、各重み・閾値制御回路45のラッチ回路142 - 1に供給され、重み・閾値にパルスを重畳する前の誤 差2乗和がラッチされる。このため、誤差2乗和信号E 2がすべての重み・閾値制御回路中のラッチ回路142 -1にラッチされる。一方、1番目の重み・閾値制御回 路中のパルス発生回路141がパルスを発生すると、こ

回路142-2に供給され、i番目の重み・閾値制御回 路の重みあるいは閾値にパルスが重畳された時の誤差2 乗和がラッチされる。同時にi番目の重み、閾値制御回 路中のパルス発生回路のパルスはスイッチ143-1お よび143-2に供給され、スイッチ143-1および 143-2がともにON状態となりラッチ回路142-1、142-2の信号が引き算回路144に導かれる。 さらにその信号はラッチ回路145にも供給されてお り、引き算回路144の出力信号がラッチされる。とこ ろで、同期信号 (SYN) 出力時には、全てのパルス発 10 生回路がパルスを出力していない状態であり、P-i信 号出力時には、i番目のパルス発生回路141の出力の みが対応する重みあるいは閾値に重畳された状態であ る。従って、ラッチ回路145にラッチされる信号は、 全てのパルスが重畳されていない時の誤差2乗和と、ラ ッチ回路145にラッチされる信号は、全てのパルスが 重畳されていない時の誤差2乗和と、1番目のパルス発 生回路の出力のみが対応する重みあるいは閾値に重畳さ れた状態での誤差2乗和の差分を示すことになる。従っ て、パルスの振幅が十分小さい場合(パルスの振幅をD *20* とする)には、ラッチ回路145にラッチされた信号 は、重みを微小に変化させた時の誤差2乗和の変化分で ある-D・ $\partial$ E/ $\partial$ Wを直接示していることになる(D は定数)。従って、ラッチ回路145の出力を加算回路 148を介して、修正前の重みあるいは閾値に加算して やることにより、ニューラルネットワークの学習が行な われることになる。重みあるいは閾値の修正はLTCH - EパルスがONになった時に行われる。このとき、ス イッチ146がON状態となり、修正すべき値が加算回 路148に供給される。加算回路148では、修正すべ 30 き値を修正前の重みあるいは閾値に加算して出力する。 ラッチ回路147では、修正後の重みあるいは閾値の値

【0023】図4は、本発明の第2の実施例を示す。図 取る固定 4 はニューラルネットワーク回路全体を示す。ニューラ が持つ 2 ルネットワーク回路は、アナログニューラルネットワー いに異か ク素子41、ニューラルネットワーク素子41へ入力す 回路45 るための信号を発生させる入力信号発生回路42、入力 として、信号発生回路42の信号に対応する教師信号を発生させ Pi= る教師信号発生回路43、ニューラルネットワーク素子\*40 k  $\leq$ m )

をラッチする。

12

\*41の各出力と、対応する教師信号を発生させる教師信号発生回路43、ニューラルネットワーク素子41の各出力と、対応する教師信号発生回路43の各出力との差分の2乗和(2乗誤差)を出力する誤差2乗和回路44、重み・閾値制御回路45、系全体の同期のためのクロック信号を出力するクロック発生回路46、入力信号発生回路42の入力パターン切り替え、あるいは重み・閾値制御回路45の動作タイミングを制御する機能を有するタイミング発生回路47により構成される。

【0024】図5は、本発明の第2の実施例のニューラ ルネットワーク回路の重み・閾値制御回路の構成を示 す。重み・閾値制御回路45は、クロック発生回路46 あるいはタイミング発生回路47からのタイミング信号 に同期した直交符号パターンを出力する直交符号パター ン回路161、誤差2乗和発生回路44の出力信号E2 を同期信号(SYN)に同期してその信号を保持するラ ッチ回路162、クロック信号(CLK)に同期して、 誤差2乗和発生回路44の出力信号E2を保持する機能 を有するラッチ回路163、ラッチ回路163とラッチ 回路162の出力信号の差分を求める引き算回路16 4、直交符号パターン回路161及び引き算回路164 の2つの値の積を出力する乗算回路165、クロック信 号に同期してその入力信号を保持する機能を有するラッ チ回路166、2つの入力信号を加算する加算回路16 7、タイミング信号がONの時にスイッチをONにし て、入力信号をそのまま出力するスイッチ168、LT CHに同期して入力信号の値を保持するラッチ回路16 9、2つの入力信号の加算を行う加算回路170、直交 符号パターン回路161の出力を減衰させる減衰器17 1、2つの入力の和を計算する加算回路172より構成 される。

【0025】直交符号パターン回路161が発生させる 直交符号パターンは"+1"あるいは"-1"の2値を 取る固定長符号パターンで、各重み・閾値制御回路45 が持つ符号パターンは全てパターン長が等しく、かつ互 いに異なるパターンである。ここで、各重み・閾値制御 回路45が持つ符号パターンをそれぞれP1、…、Pn として、パターンPiの配列が、

 $Pi = \{Pi1, Pi2, \dots, Pim\}$   $\{Pik = \pm 1, 1 \le k \le m\}$ 

$$\Sigma P_{ii} = 0 \qquad (1 \le i \le n)$$

 $\Sigma$  PjkPik=0 (1 ≤i ≤n , 1 ≤j ≤n) , i ≠j

Σ PikPik=m

. 1

る直交符号パターンはパターン長mが4の倍数である時 のみ実現可能であり、逆にmが4の倍数であれば、最大 (m-1) 種類の直交符号パターンをつくることができ

【0026】図6は本発明の第2の実施例における各信 号のタイミングを示す。同図において、 IN-1~IN - 3は、入力信号発生回路42から供給される入力信 号、OUT-1はニューラルネットワーク素子41の出 カ信号、TEACH-1は教師信号発生回路43の出力 信号、E2は誤差2乗和発生回路44の出力信号をそれ 10 出する。 ぞれ表す。また、同期信号SYNはタイミング発生回路 47から出力される1つの入力パターンに対する学習動 作の開始を示すタイミング信号、P-1~P-nは各重 み・閾値制御回路45中のパルス発生回路141からの 出力信号を示し、W-1~W-nは加算回路147の出 力である。CLKはクロック信号を示す。また、上方に 付されている数値1~8はそれぞれ1つの入力パターン を示し、その境界の破線部分で入力パターンが切り替え\*

14

\*られる。各直交符号パターン回路161はクロック信号 (CLK) に同期して直交符号パターンを出力する。入 カ信号発生回路42および教師信号発生回路43は少な くとも各直交符号パターン回路161が1周期分の直交 符号パターンは出力している間、同一の入力パターンお よびこれに対応する教師パターンを保持している。この ため、タイミング発生回路47は、クロック信号から上 記直交符号パターンの1周期のタイミングを検出して、 入力信号発生回路42に入力パターン切り替え信号を送

【0027】図5の構成から明からなように、各重み・ 閾値制御回路45の出力には、微小な直交符号パターン が重畳されている。この重畳された直交符号パターンの 振幅をDとすると、この直交符号パターンのi番目のビ ット(直交符号パターンの開始から i 番目のクロック周 期)が出力されている時の誤差2乗和発生回路44の出 カEi (ラッチ回路163の出力信号) は近似的に、

※ける直交符号パターン1周期出力後の加算回路167の

$$E i = D \sum_{k=1}^{\infty} P_{ki} \cdot \partial E_0 / \partial W_k + E_0 \qquad (1 \le i \le m)$$

出力は、

と表せる。ただし、E。は重畳信号の全くなり場合の誤 差2乗和発生回路44の出力である。また、ラッチ回路 162は直交符号パターンが重畳されていない場合の誤 差2乗和回路44の出力信号を保持しているので、引き 算回路164の出

力は、

$$Ei = -D\Sigma Pki \cdot \partial E_0 / \partial W_k$$

表せる。従って、 j 番目の重み・閾値制御回路 45 にお※30

$$S_{p,i} = -C \sum_{i=1}^{p} P_{i,i} E_{i}$$

$$S_{p,i} = -C \sum_{i=1}^{p} P_{i,i} (D \sum_{k=1}^{p} P_{k,i} \cdot \partial E_{0} / \partial W_{k})$$

$$S_{\mathfrak{p}_{1}} = -CD\sum_{\mathbf{k} \cdot 1} m \, \delta_{\mathbf{k}_{1}} \cdot \partial E_{0} / \partial W_{\mathbf{k}} = -CDm \cdot \partial E_{0} / \partial W_{\mathbf{k}}$$

となる。上式においてCは定数である。つまり、加算回 路出力信号は $-\partial E/\partial W$ 」に比例しているので、その 値を直交符号パターンを1周期出力する毎に加算回路1 70により前の重み・あるいは閾値に加算してやれば、  $-\partial E / \partial W$  j に比例した重み・閾値の修正が行なえ る。

【0028】図7は、本発明の第3の実施例を示す。ニ ューラルネットワーク回路の重み・閾値制御回路の構成 図である。なお、ニューラルネットワーク回路全体は第

ク発生回路46あるいはタイミング発生回路47からの タイミング信号に同期した直交符号パターンを出力する 直交符号パターン回路181、クロック信号(CLK) に同期して、誤差2乗和発生回路44の出力信号E2を 保持する機能を有するラッチ回路182、直交符号パタ ーン回路181の出力とラッチ回路182の出力の2つ の値の積を出力する乗算回路183、入力信号の符号を 反転させるインパータ184、クロック信号に同期して その入力信号を保持する機能を有するラッチ回路18 4図と同様である。重み・閾値制御回路45は、クロッ 50 5、2つの入力信号を加算する加算回路186、タイミ

ング信号がONの時にスイッチをONにして、入力信号 をそのまま出力するスイッチ187、LTCHに同期し て入力信号の値を保持するラッチ回路188、2つの入 力信号の加算を行う加算回路189、直交符号パターン 回路181の出力を減衰させる減衰器190、2つの入 力の和を計算する加算回路191より構成される。

【0029】直交符号パターン回路181が発生させる 直交符号パターンは"+1"あるいは"-1"の2値を\* \*取る固定長符号パターンで、各重み・閾値制御回路45 がもつ符号パターンは全てパターン長が等しく、かつ互 いに異なるパターンである。ここで、各重み・閾値制御 回路45が持つ符号パターンをそれぞれP1、…、Pn として、パターンPiの配列が、

16

 $Pi = \{Pi1, Pi2, \dots, Pim\}$  $(Pik=\pm 1.1 \le$ k ≤m)

であるとき、各パターンが、

$$\sum_{k=1}^{n} Pik=0 \qquad (1 \le i \le n)$$

$$\sum_{k=1}^{n} P_{ik} P_{ik}=0 \qquad (1 \le i = n, 1 \le j \pm n), i \ne j$$

$$\sum_{k=1}^{n} PikPik=m$$

を満足するものであるとする。但し、mはパターン数、 Pitは直交パターンである。一般に、上記式を満足する であり、逆にmが4の倍数であれば、最大(m-1)種 類の直交符号パターンをつくることができる。

【0030】図8は本発明の第3の実施例における各信 号のタイミングを示す。同図において、 I N-1~IN - 3は、入力信号発生回路42から供給される入力信 号、OUT-1はニューラルネットワーク素子41の出 力信号、TEACH-1は教師信号発生回路43の出力 信号、E2は誤差2乗和発生回路の出力の出力信号をそ れぞれ表す。また、同期信号SYNはタイミング発生回 路47から出力される1つの入力パターンに対する学習 30 閾値制御回路45の出力には、微小な直交符号パターン 動作の開始を示すタイミング信号、P-1~P-nは各 重み・閾値制御回路45中のパルス発生回路141から の出力信号を示し、W-1~W-nは加算回路147の 出力である。CLKはクロック信号を示す。 また、上 方に付されている数値1~8はそれぞれ1つの入力パタ※

※一ンを示し、その境界の破線部分で入力パターンが切り 替えられる。各直交符号パターン回路181はクロック 直交符号パターン長mが4の倍数である時のみ実現可能 20 信号(CLK)に同期して直交符号パターンを出力す る。入力信号発生回路42および教師信号発生回路43 は少なくとも各直交符号パターン回路181が1周期分 の直交符号パターンを出力している間、同一の入力パタ ーンおよびこれに対応する教師パターンを保持してい る。このため、タイミング発生回路47は、クロック信 号から上記直交符号パターンの1周期のタイミングを検 出して、入力信号発生回路42に入力パターン切り替え 信号を送出する。

> 【0031】図7の構成から明らかなように、各重み・ が重畳されている。この重畳された直交符号パターンの 振幅をDとすると、この直交符号パターンのI番目のピ ット(直交符号パターンの開始からi番目のクロック周 期)が出力されている時の誤差2乗和発生回路44の出 カEi(ラッチ回路182の出力信号)は、

$$E i = D \Sigma$$
  $P_{ki} (E_0 / W_k) + E_0$   $(1 \le i \le m)$ 

と表せる。但し、E。は重畳信号の全くない場合の誤差 2乗和発生回路44の出力である。

【0032】 う番目の重み・閾値制御回路45における

直交符号パターン1周期出力後の加算回路186の出力 40 は、

$$S_{pi} = -C\sum_{i=1}^{n} P_{ii} E_{i}$$

$$S_{pi} = -C\sum_{i=1}^{n} P_{ji} \{D\sum_{k=1}^{n} P_{ki} (\partial E_{0} / \partial W_{k}) + E_{0} \}$$

$$S_{pi} = -C \{D\sum_{i=1}^{n} \sum_{k=1}^{n} P_{ji} P_{ki} (\partial E_{0} / \partial W_{k}) + \sum_{i=1}^{n} P_{ji} E_{0} \}$$

$$S_{pi} = -CD\sum_{i=1}^{n} m \delta_{ki} \cdot \partial E_{0} / \partial W_{k} = -CDm \cdot \partial E_{0} / \partial W_{i}$$

となる。上式において、Cは定数である。つまり、加算 回路出力信号は $-\partial E/\partial W$ j に比例しているので、そ の値を直交符号パターン1を1周期出力する毎に加算回 路189により前の重み・あるいは閾値に加算してやれ ば、 $-\partial E/\partial W$ 」に比例した重み・閾値の修正が行え る。

#### [0033]

【発明の効果】以上説明したように本発明によれば、エ 20 方法を示す図 ネルギー関数の変化分を求めるために、全てのパルスが ない場合の誤差信号とパルスが1つの場合の誤差信号の 差分を用いて計算しているが、2つとも同じ誤差2乗和 発生回路を通過するため、誤差2乗和発生回路のオフセ ットの影響はキャンセルされて出力には現れない。ま た、重み・閾値制御回路において、積分回路を用いてい ないので、オフセット分が積分されることがないため、 重み・閾値制御回路のトータルでのオフセットを小さく することができ、オフセットが学習動作に影響を与えな ることができる。

### 【図面の簡単な説明】

【図1】本発明の第1の実施例を示すニューラルネット ワーク回路の構成図

【図2】第1の実施例の重み・閾値制御回路を示す図

【図3】第1の実施例の各信号のタイミングチャート

【図4】本発明の第2の実施例を示すニューラルネット ワーク回路の構成図

【図5】第2の実施例の重み・閾値制御回路を示す図

【図6】第2の実施例の各信号のタイミングチャート

18

【図7】第3の実施例の重み・閾値制御回路を示す図

【図8】第3の実施例の各信号のタイミングチャート


【図9】3層ニューラルネットワークの構成を示す図

【図10】アナログニューラルネットワーク素子の構成 例を示す図


【図11】従来のアナログニューラルネットワーク学習


### 【符号の説明】

41…アナログニューラルネットワーク素子、42…入 力信号発生回路、43…教師信号発生回路、44…誤差 2乗和発生回路、45…重み・閾値制御回路、46…ク ロック発生回路、47…タイミング発生回路、141… パルス発生回路、142…ラッチ回路、143…スイッ チ、144…引き算回路、145…ラッチ回路、146 …スイッチ、147…ラッチ回路、148…加算回路、 149…減衰回路、150…加算回路、161…直交符 いアナログニューラルネットワークの学習回路を構成す 30 号パターン回路、162…ラッチ回路、163…ラッチ 回路、164…引き算回路、165…乗算回路、166 …ラッチ回路、167…加算回路、168…スイッチ、 169…ラッチ回路、170…加算回路、171…減衰 器、172…加算回路、181…直交符号パターン回 路、182…ラッチ回路、183…乗算回路、184… インバータ、185…ラッチ回路、186…加算回路、 187…スイッチ、188…ラッチ回路、189…加算 回路、190…減衰器、191…加算回路。




【図2】






【図5】



【図7】



181 直交符号パターン回路

187 スイッチ

182 ラッチ回路

188 ラッチ回路

183 乗算回路

189 加草回路


184 インパータ

190 減衰器


185 ラッチ回路

191 加算回路

186 加算回路



【図10】



【図11】

